

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08297982 A

(43) Date of publication of application: 12.11.96

(51) Int. CI

G11C 16/04

(21) Application number: 07105182

(22) Date of filing: 28.04.95

(71) Applicant:

**NEC CORP** 

(72) Inventor:

**IKEBE MASAZUMI** 

NISHISAKA SADAICHIROU


# (54) SEMICONDUCTOR MEMORY HAVING MULTIVALUED MEMORY CELL

#### (57) Abstract:

PURPOSE: To obtain a multivalued ROM having high reading speed.

CONSTITUTION: Threshold value of a memory cell M is set at any one of VT0, VT1, VT2 and VT3. An address decoder 1 selects one word line A based on a part of address signals Xn-X1. The remaining address signal XO is fed to a control circuit 2 which designates to set the voltage of a word line, for which '0' is selected, between VT1 and VT2 and to vary the voltage of a word line, for which '1' is selected, sequentially between VT1 and VT2, VT0 and VT1, and VT2 and VT3. With such arrangement, only one kind of word line voltage is required when the address signal XO is '0'.

COPYRIGHT: (C)1996,JPO





# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-297982

(43)公開日 平成8年(1996)11月12日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

G11C 16/04

G11C 17/00

305

審査請求 有 請求項の数6 OL (全 10 頁)

(21)出廣番号

特願平7-105182

(22)出願日

平成7年(1995)4月28日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 池邊 正純

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72)発明者 西坂 禎一郎

東京都港区芝五丁目7番1号 日本電気株


式会社内

(74)代理人 弁理士 京本 直樹 (外2名)

#### (54) 【発明の名称】 多値メモリセルを有する半導体記憶装置

# (57)【要約】

【目的】 読み出し速度の速い多値ROMを提供する。 【構成】 メモリセルMの閾値は、VTO、VT1、V T2及びVT3のいずれかに設定されている。アドレス デコーダ1は、アドレス信号の一部Xn~X1に基づい て1本のワード線Aを選択する。残りのアドレス信号X 0は制御回路2に供給され、制御回路2は、これが 「O」であると選択されたワード線の電圧をVT1とV T2の間とするよう指示し、これが「1」であると選択 されたワード線の電圧をVT1とVT2の間、VT0と VT1の間、VT2とVT3の間と次々変化させるよう 指示する。これにより、アドレス信号XOが「O」であ ると、1種類のワード線電圧で読み出しができる。



#### 【特許請求の範囲】

【請求項1】 m (mは2以上の整数) ビットの情報を格納する複数のメモリセルと、アドレス値に応答して前記複数のメモリセルの少なくとも1つを選択する手段とを有する半導体記憶装置であって、前記それぞれのメモリセルに格納されたmビットの情報は、それぞれm種類のアドレス値に対応する情報であることを特徴とする半導体記憶装置。

【請求項2】 メモリセルトランジスタと、入力されたアドレス信号が第1の値であるときには前記メモリセルトランジスタのケートに第1の電圧を印加し、この時の前記メモリセルトランジスタの導通状態に応じて出力信号を発生する第1の手段と、入力されたアドレス信号が第2の値であるときには前記メモリセルトランジスタのゲートに前記第1の電圧、第2の電圧及び第3の電圧を所定の順で印加し、前記第1、第2及び第3の電圧を印加したときそれぞれにおける前記メモリセルトランジスタの導通状態に応じて出力信号を発生する第2の手段とを備える半導体記憶装置。

【請求項3】 前記第1の手段は、前記メモリセルトランジスタのゲートに前記第1の電圧が印加されたときの前記メモリセルトランジスタの導通状態を記憶する第1の記憶回路と、前記第1の記憶回路に記憶された値を前記出力信号として出力する手段とを有し、前記第2の手段は、前記メモリセルトランジスタのゲートに前記第1の電圧が印加されたときの前記メモリセルトランジスタの導通状態を記憶する第2の記憶回路と、前記第3の電圧が印加されたときの前記メモリセルトランジスタの導通状態を記憶する第3の記憶回路と、前記第3の電圧が印加されたときの前記メモリセルトランジスタの導通状態を記憶する第4の記憶回路と、前記第2、第3及び第4の記憶回路に記憶された情報に基づく値を前記出力信号として出力する手段とを有する請求項2記載の半導体記憶装置。

【請求項4】 複数のワード線と、複数のディジット線 と、前記ワード線及び前記ディジット線のそれぞれに接 続された複数のメモリセルトランジスタであって、それ ぞれ閾値電圧が第1、第2、第3及び第4の電圧のいず れかひとつに設定されている複数のメモリセルトランジ スタと、アドレス信号の一部に基づいて前記複数のワー ド線の1本を選択するアドレスデコーダと、前記アドレ ス信号の他部が第1の値であるときには前記選択された ワード線に前記第2の電圧と前記第3の電圧の間である 第5の電圧を供給し、前記アドレス信号の他部が第2の 値であるときには前記選択されたワード線に前記第5の 電圧、前記第1の電圧と前記第2の電圧の間である第6 の電圧、前記第3の電圧と前記第4の電圧の間である第 7の電圧を所定の順で次々供給する手段と、前記複数の ディジット線のレベルに基づき出力信号を生成する判定 回路とを備える半導体記憶装置。

【請求項5】 前記第1の電圧は前記第2の電圧よりも低く、前記第2の電圧は前記第3の電圧よりも低く、前記第3の電圧は前記第4の電圧よりも低いことを特徴とする請求項4記載の半導体記憶装置。

【請求項6】 クロック信号に基づき前記アドレス信号 の値を変化させるアドレスカウンタをさらに有し、前記 アドレスデコーダは、前記アドレスカウンタのカウント 値の一部に基づいて前記複数のワード線の1本を選択 し、前記手段は、前記カウント値の他部が第1の値であ るときには前記選択されたワード線に前記第5の電圧を 供給する一方、前記カウント値の他部が第2の値である ときには前記選択されたワード線に前記第5の電圧、前 記第6の電圧、前記第7の電圧を所定の順で次々供給 し、前記判定回路は、前記カウント値の他部が前記第1 の値であるときには選択されたワード線に前記第5の電 圧が印加されているときのディジット線のレベルに基づ いて出力信号を生成する一方、前記カウント値の他部が 前記第2の値であるときには選択されたワード線に前記 第5の電圧が印加されているときのディジット線のレベ ル、前記第6の電圧が印加されているときのディジット 線のレベル及び前記第7の電圧が印加されているときの ディジット線のレベルに基づいて出力信号を生成するこ とを特徴とする請求項4または5記載の半導体記憶装 置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は複数ビットを記憶するメモリセル(以下、「多値セル」という)を有する半導体記憶装置に関し、特に連続アクセスに好適な半導体記憶装置に関する。

# [0002]

【従来の技術】不揮発性半導体記憶装置(以下、「ROM」という)の大容量化を実現するためのひとつの手段として、複数ピットの情報を格納する多値セルを用いる技術が知られている。このようなROMは、例えば特開昭53-81024号公報に示された技術によりメモリセルのしきい値が多段階に設定されており、例えばこれが4段階であるとすれば、ひとつのメモリセルに4種類の情報、すなわち2ピットの情報が格納されることになる。したがって、1ピットの情報しか格納できない通常のROMに比べて1/2のセル数で、これと同一の記憶容量が得られることになる。以下、従来におけるこのようなROMの構成と読み出し時の動作につき図面を参照して説明する。

【0003】図9は、多値セルを用いた従来のROM300の全体を示す図であり、ROM300は1回のアクセスで2つのメモリセルトランジスタ(以下、「セル」という)を読み出し、4ビットの出力データを得るROMである。図において、30はアドレスデコーダであり、供給されるアドレス信号Xn~X0に応答してワー

下線W0~W2<sup>+1</sup>のうちの1本を選択する。各ワード線は、それぞれ2つのセルのゲートに接続されており、各セルmは製造時において4種類の閾値(VT0、VT1、VT2、VT3。但し、VT0<VT1<VT2<VT3)のうちの、いずれかひとつの閾値に設定されている。つまり、各セルには2ビットの情報が格納されていることになる。また図のように、各ワード線に接続された2つのセルの一方はディジット線DL0に共通に接続されている。さらに、31及び32はそれぞれ判定回路であり、制御回路33から供給される制御信号34と、対応するディジット線のレベルに基づいて選択されたセルの閾値を判定し、これを2ビットのデータに変換して出力する。

【0004】次に、図9に示す従来のROM300のか らのデータの読み出し動作につき、図10をさらに参照 して説明する。まず、アドレス信号Xn~X0がROM 300に入力されると、アドレスデコーダ30はかかる アドレス信号に応答して1本のワード線を選択するが、 ここでは入力されたアドレス信号Xn~X0がオール0 で、ワード線WOが選択されたとして説明を進める。選 択されたワード線WOの電圧は、制御信号34に基づ き、図10に示すように閾値VT0とVT1の中間の電 圧、VT1とVT2の中間の電圧、VT2とVT3の中 間の電圧へと次々に変化する。なお、選択されないワー ド線は接地電位 (VTO以下)である。つまり、セルm 00及びm01のゲートには、閾値VT0とVT1の中 間の電圧、VT1とVT2の中間の電圧、VT2とVT 3の中間の電圧が次々と印加されることになる一方、そ の他のセルのゲートは常に接地電位となる。これによ り、セルm00及びm01はワード線W0の電圧が閾値 を越えたときに導通状態となるが、その他のセルは常に 非導通状態であるので、ディジット線 D L O 及び D L 1 は、ワード線WOの電圧がそれぞれ対応するセルmOO 及びm01の閾値を越えたときに、初めて接地されるこ とになる。ワード線WOの電圧変化の様子は、制御信号 34によって判定回路31及び32にも伝えられてお り、これら判定回路は、ワード線WOがどの電圧になっ た時点でディジット線DL0及びDL1が接地されたか を制御信号34に基づいて判定し、これによって2ビッ トのデータを出力する。すなわち、判定回路31は、ワ ード線W0の電圧がVT0とVT1の中間の電圧となっ た時点でディジット線DL0が接地されたことを検出す れば、セルm00の閾値がVT0であると判定し、VT 1とVT2の中間の電圧となった時点で接地されたこと を検出すれば閾値がVT1であると判定し、VT2とV T3の中間の電圧となった時点で接地されたことを検出 すれば閾値がVT2であると判定し、VT2とVT3の 中間の電圧となっても全く接地されなければ、閾値がV T3であると判定する。このような判定は、判定回路3

2においても同様に行われる。そして、閾値をVT0であると判定すれば、判定回路 31 及び 32 はそれぞれの出力 D0、D1 及び D2、D3 を (0 、 0 )とし、閾値をVT1 であると判定すれば (0 、 1 )とし、閾値をVT2 であると判定すれば (1 、 0 )とし、閾値をVT3 であると判定すれば (1 、 1 )とする。

【0005】以上の動作により、例えばセルm00及び m01の関値が、それぞれVT1及びVT2であるとすれば、出力データD0、D1、D2、D3は(0110)となり、セルm10及びm11の関値がともにVT2であるとすれば、出力データD0、D1、D2、D3は(1010)となる。

【0006】このように、従来のROM300では、1回のアクセスで読み出される4ピットデータに2つのセルを対応させ、一方のセルに上位2ピットのデータを格納し、他方のセルに下位2ピットのデータを格納することによって、1/2のセル数で通常のROMと同一の記憶容量を得ている。

### [0007]

【発明が解決しようとする課題】しかしながら、通常のROMでは選択すべきワード線を単にある一定の電圧 (例えば5V)とするだけで読み出しを行えるのに対し、上述のROM300は、アクセスする毎にワード線の電圧を3段階に変化させなければならないので、通常のROMに比べると読み出し速度が非常に遅いという欠点がある。

【0008】一方、特開平4-184794号公報に記 載されているように、まずワード線の電圧をVT1とV T2の中間レベルとし、この時のセルの導通状態に基づ いて2回目のワード線電圧をVT0とVT1の中間レベ ルとするか、VT2とVT3の中間レベルとするかを決 定し、これによって閾値を判定するという技術が知られ ている。かかる技術によれば、ワード線の電圧を2段階 に変化させるだけでセルの閾値を判定でき、上述のよう な3段階に変化させるものに比べて高速な読み出しが可 能となるが、この方法は、1回のアクセスで読み出すこ とにできるセルは、ワード線1本につき1つに限られて しまう。したがって、4ビット出力を得るために2つの セルを同時にアクセスする必要がある場合には、それぞ れのセルに対応するワード線は別々でなければならない とともに、上記ワード線電圧の決定も各ワード線毎に行 わなければならず、回路構成が非常に複雑になるいう重 大な欠点を有する。

【0009】したがって、本発明の目的は、多値メモリセルを有するROMにおいて、複雑な回路を用いることなく、読み出し時においてワード線電圧を変化させる回数を少なくし、高速に読み出しを行うことのできるものを提供することである。

#### [0010]

【課題を解決するための手段】本発明の半導体記憶装置

は、 (mは2以上の整数) ビットの情報を格納する複数 のメモリセルと、アドレス値に応答して該複数のメモリ セルの少なくとも1つを選択する手段とを有し、それぞれのメモリセルに格納されたmビットの情報は、それぞれm種類のアドレス値に対応している。

【0011】すなわち、各メモリセルに格納されたmピットの情報は、m種類のアドレスによって読み出されるようになっており、例えばメモリセルが2ビットの情報を格納するものである場合には、あるアドレスによって1ビットが読み出され、これとは異なる他のアドレスによって残りの1ビットが読み出される。

#### [0012]

【作用】これにより、1回のアクセスにおいて、対応するメモリセルに格納された情報の全てを読み出す必要がなくなるので、アドレス信号に応答して選択されたワード線の電圧を変化させる回数が少なくなる。

### [0013]

【実施例】次に、本発明の実施例について、図面を参照 して詳述する。→

【0014】図1は、本発明の第1の実施例によるRO M100の全体を示す図であり、かかるROM100は 従来例において示したROM300と同様、1回のアク セスで4ビットの出力データが得られるROMである。 図に示すように、ROM100は複数個のメモリセルト ランジスタ(以下、「セル」という) Mを有しており、 各セルMは従来例におけるセルmと同様、2ビットの情 報を格納する。すなわち、各セルMは、製造時において 4種類の閾値 (VTO、VT1、VT2、VT3。但 し、VTO<VT1<VT2<VT3)のうちの、いず れかひとつの閾値に設定されている。また、図において 1はアドレスデコーダであり、ROM100に入力され るアドレス信号Xn~X0のうち、最下位ビットである X0を除くXn~X1を受け、これに応答してワード線 A0~A2ºのうちの1本を選択する。図のように、各 ワード線はそれぞれ行方向に配列された4つのセルのゲ ートに共通に接続されており、ディジット線DLO~D L3はそれぞれ列方向に配列された2<sup>\*+1</sup>個のセルのド レインに共通に接続されている。また、2は制御回路で あり、アドレス信号の最下位ビットX0及び読み出しタ イミング信号Tを受け、これらに基づいてラッチ信号 L、選択信号S、タイミング信号 ø1、 ø2 及び ø3 を 生成する。このうちラッチ信号L及び選択信号Sは、図 のように判定回路3-0~3-3に共通に供給され、タ イミング信号 φ 1 、 φ 2 及び φ 3 は、判定回路 3 - 0 ~ 3-3に共通に供給されるとともにアドレスデコーダ1 にも供給される。これら信号の発生タイミングは後述す るが、アドレスデコーダ1は、タイミング信号φ1がハ イレベルとなると、選択したワード線を閾値VTOとV T1の中間の電圧に駆動し、タイミング信号φ2がハイ レベルとなると、選択したワード線を閾値VT1とVT

2の中間の電圧に駆動し、タイミング信号 Ø 3 がハイレベルとなると、選択したワード線を閾値 V T 2 と V T 3 の中間の電圧に駆動する。

【0015】図2は、判定回路3-0の具体的な回路構成を示す図である。他の判定回路 $3-1\sim3-3$ は、図2に示す判定回路3-0と同一の回路構成である。図に示すように、判定回路3-0は4つのラッチ回路 $4\sim7$ を有しており、このうちラッチ回路 $4\sim6$ はそれぞれに供給されるタイミング信号 $\phi$ の立ち下がりに応答して供給されるデータをラッチする回路であり、またラッチ回路7はラッチ信号1の立ち上がりに応答して供給されるデータをラッチする回路である。

【0016】次に、これら図1及び図2の他に、図3、図4及び図5をさらに参照して、本実施例によるROM100の読み出し動作を説明する。なお、図3は読み出し時におけるタイミング図、図4は各アドレスに対応する出力データの一例を示す図、図5は各セルに設定された閾値の例であり、図4の出力データに対応している。以下、本実施例の説明においては、各セルの閾値は図5のように設定されているものとする。

【0017】まずはじめに、アドレス信号Xn~X0が オール0の場合 (図4のNo. 1) を説明する。ROM 100に入力されたアドレス信号は、上述のとおり、最 下位ピットである X 0 を除いて全てアドレスデコーダ1 に供給され、アドレスデコーダ1はこれに基づいてワー ド線AOを選択する。この状態において、読み出しタイ ミング信号Tが供給されると、制御回路2はアドレスX 0が「0」であるので、図3(a)に示す読み出しサイ クルを起動する。すなわち、制御回路 2 は選択信号 S を ハイレベルに固定し、タイミング信号 ø 2 を一定期間ハ イレベルとする一方、タイミング信号 ø 1、 ø 3をロー レベルに固定する。図3 (a) に示すように、タイミン 1とVT2の中間の電圧に駆動されるので、これに応答 して、ワード線A0に接続されているセルのうち閾値が VT1以下であるセルM00とM03は導通、閾値がV T1以上であるセルM01とM02は非導通となる。セ ルの導通状態は、ディジット線DLO~DL3を通じ て、それぞれ対応する判定回路内のセンスアンプ13に よって検出され、導通していればセンスアンプ13の出 力はローレベルとなり、導通していなければローレベル となる。各センスアンプの出力が確定すると、図3

(a) に示すように制御回路 2 はラッチ信号 L を発生するが、上述のように、選択信号 S はハイレベルに固定されており、トランスファゲート 1 1 はオン状態、トランスファゲート 1 2 はオフ状態となっているので、ラッチ回路 7 にはセンスアンプ 1 3 の出力がラッチされることになる。以上により、各判定回路  $3-0\sim3-3$  内のラッチ回路 7 には、それぞれのセンスアンプ 1 3 の出力がラッチされるので、図 4 に示すとおり(0 1 1 0)とい

う出力データが得られる。

【0018】次に、アドレス信号Xn~X1がオール0 で、X0が1-の場合(図4のNo. 2)を説明する。こ の場合においても、アドレスデコーダ1に供給される値 は、前述のアドレス信号Xn~X0がオール0である場 合と同一であるので、やはりワード線A0が選択され る。しかしながら、アドレス信号X0が「1」であるの で、これに基づき制御回路2は、読み出しタイミング信 号Tに応答して図3(b)に示す読み出しサイクルを起 動する。すなわち、制御回路2は選択信号Sをローレベ ルに固定し、タイミング信号 Ø1、 Ø2、 Ø3を次々に 一定期間ハイレベルとしていく。上述のとおり、タイミ ング信号 φ 1 がハイレベルであると、選択されたワード 線はVT0とVT1の中間の電圧に駆動され、タイミン グ信号φ2がハイレベルであると、選択されたワード線 はVT1とVT2の中間の電圧に駆動され、タイミング 信号 Ø 3 がハイレベルであると、選択したワード線は又 ~T2とVT3の中間の電圧に駆動されるので、タイミン グ信号 ø 1 がハイレベルである期間はセルM.O.3 のみが 導通し、タイミング信号 φ 2 がハイレベルである期間は イレベルである期間はセルM00、M01及びM03が 導通することになる。このような各セルの導通状態は、 タイミング信号 φ1、φ2、φ3の立ち下がりに応答し て、対応する判定回路内のラッチ回路4~6に格納され る。すなわち、判定回路3-0に対応するセルはM00 であるので、判定回路3-0内のラッチ回路4、5及び 6には、それぞれ「0、0、1」がラッチされることに なる。一方、選択信号Sはローレベルに固定されている ことから、これらラッチ回路4~6にラッチされた値 は、アンドゲート8及び9、ノアゲート10、トランス ファーゲート12を介して、ラッチ信号Lの立ち上がり においてラッチ回路7にラッチされ、出力データD0は 「1」となる。同様に、判定回路3-1内のラッチ回路 4、5及び6にはそれぞれ「0、1、1」がラッチされ るので、出力データD1は「0」となり、判定回路3-2内のラッチ回路4、5及び6にはそれぞれ「1、1、 1」がラッチされるので、出力データD2は「1」とな り、判定回路3-3内のラッチ回路4、5及び6にはそ れぞれ「0、0、0」がラッチされるので、出力データ D3は「0」となる。以上により、図4のNo. 2に示 すとおり(1010)という出力データが得られる。 【0019】以上、入力されたアドレス信号のうち、最

【0019】以上、入力されたアドレス信号のうち、最下位ピットを除く $Xn\sim X1$ が全て0である場合を例に説明したが、その他のアドレス信号が入力された場合も同様である。すなわち、この場合にはアドレスデコーダ1により選択されるワード線が異なるだけで、アドレス信号の最下位ピットX0が「0」であるときは図3

(a) に示す読み出しサイクルに基づいて動作し、

「1」であるときは図3 (b) に示す読み出しサイクル

に基づいて動作することに変わりはない。

【0020】以上説明したように、本実施例では、1回のアクセスで読み出される4ビットデータに2つのセルを対応させるのではなく、各セルにアドレスの最下位ビットが「0」である場合の出力値と「1」である場合の出力値を格納させ、出力ビット数と同数のセルを同時に選択することで出力データを得ている。これにより、アドレスの最下位ビットが「0」である場合においては(逆に「1」である場合においては(逆に「1」である場合においてはりまをVT1とVT2の中間の電圧とするだけで出力データを得ることができる。したがって、全てのアクセスにおいてアード線の第2の比べて、全体としての読み出し速度が向上する。【0021】次に、本発明の第2の実施例について説明する。

【0022】本実施例は、本発明の特徴を最大限に活用して、クロック信号に同期した高速な読み出しを実現するものである。以下、図面を用いて詳述する。

【0023】図6は、本実施例によるROM200の全体を示す図である。かかるROM200も1回のアクセスで4ビットの出力データが得られるROMであり、第1の実施例において示したROM100と異なる点は、図6に示すように、アドレスカウンタ21、クロック制御回路22、初期回路23を有すること、及び制御回路2が制御回路20に変更された点である。その他の構成はROM100と同一であるので、同一部分の説明は省略し、以下ROM100と異なる部分について説明する。

【0024】図7は、アドレスカウンタ21の具体的な 回路構成を示す図である。図のように、アドレスカウン タ21はアドレス信号Xのビット数と同数のラッチ回路 40-0~40-nを有しており、それぞれのラッチ回 路にはROM200に入力されるアドレス信号X0~X nがそれぞれラッチされる。また、アドレスカウンタ 2 1に供給されるラッチ信号しは、パルス回路45によっ てその立ち上がりを検出されて短いパルス信号となり、 かかるパルス信号に応答して3ステートパッファ41- $0 \sim 41 - n$ は活性状態となる。つまり、ラッチ回路4 0-0~40-nにラッチされた値は、ラッチ信号Lの 立ち上がりに応答してインクリメントされる。したがっ て、ROM200に入力されたアドレス信号がX0~X nがオール0、すなわち図4のNo.1の状態であると すると、内部アドレス信号χ0~χnはラッチ信号Lの 立ち上がりに応答してNo. 2、No. 3、No. 4へ と変化することになる。

【0025】また、図6に示すクロック制御回路22 は、外部から供給されるCLK1を受けてCLK2を出力する回路である。CLK2の波形は、図8に示すとおりCLK1のアクティブエッジ(立ち上がり及び立ち下 がりの両エッジが有効)を4つ毎に削除したクロックであり、かかるクロックCLK2は制御回路20に供給されている。

【0026】また、初期回路23は、外部から供給されるアドレス信号の最下位ビットX0及びCLK1を受けて初期信号I及びラッチ信号Lを生成する回路であり、X0が「0」である場合には、CLK1を遅延させた信号をラッチ信号Lとして出力するとともに初期信号Iを発生させず、逆にX0が「1」である場合には、CLK1を遅延させた信号であって1回目のパルスを除去したものをラッチ信号Lとして出力するとともに、その除去している期間において初期信号Iを発生する。

【0027】制御回路20は、上記CLK2及び初期信号 I を受け、これらに基づき選択信号S、タイミング信号01、02、03 を生成する回路であり、これらの発生タイミングについては後述する。

【0028】次に、本実施例によるROM200の読み出し動作について、タイミング図である図8をさらに参照して説明する。かかる動作の説明においては、第10実施例と同様に、入力される外部アドレス信号 $Xn\sim X$ 0がオール0である場合を例に説明する。

【0029】まず、ROM200に入力された外部アド レス信号Xn~X0は、それぞれアドレスカウンタ21 内のラッチ回路40-n~40-0にラッチされ、その まま内部アドレス信号 χη~χ0となる。これら内部ア ドレス信号のうち、最下位ビットχ0を除いたχη~χ 1はアドレスデコーダ1に供給され、これに基づいてワ ード線A0が選択される。このようにして選択すべきワ ード線が確定すると、外部からCLK1の入力が開始さ れるが、上述のように、外部アドレス信号の最下位ビッ トX0は「0」であるので、図8に示すように、初期回 路23はCLK1を遅延させた信号であるラッチ信号L を発生し、また初期信号」は発生しない。初期信号」が 発生していないので、制御回路20はクロック制御回路 22から供給されるCLK2を受けて、図8に示すよう に、CLK2の1回目のアクティブエッジ(立ち上がり 及び立ち下がりの両エッジが有効)に応答して選択信号 Sをハイレベルとするとともにタイミング信号 4.2 を一 定期間ハイレベルとする。さらに、制御回路20は、C LK2の2回目のアクティブエッジに応答してタイミン グ信号 Ø 1を一定期間ハイレベルとし、3回目のアクテ ィブエッジに応答して選択信号Sをローレベルとすると 

【0030】したがって、CLK1の入力が開始され、最初にハイレベルとなるタイミング信号 φ2に応答して、選択されたワード線A0がVT1とVT2の中間の電圧に駆動されると、判定回路3-0内のセンスアンプ13の出力はローレベルとなる一方、選択回路Sがハイレベルとなるので、続いて発生するラッチ信号Lの立ち

【0031】次に、タイミング信号 $\phi1$ がハイレベルとなると、これに応じて各判定回路3-0内のセンスアンプ13の出力はハイレベルに変化するが、選択信号Sはハイレベルを保持しており、且つラッチ信号Lはこの期間においては立ち上がらないので、ラッチ回路7のラッチデータは変化しない。しかしながら、この期間においてはワード線A0はVT0とVT1の中間の電圧に駆動されるので、タイミング信号 $\phi1$ の立ち下がりに応答して、各ラッチ回路6にはそれぞれのセンスアンプ13の出力がラッチされることになる。

なると、これに応答して選択されたワード線A0がVT 2とVT3の中間の電圧に駆動され、判定回路3-0内 のセンスアンプ13の出力は再びローレベルとなる一 方、選択回路Sがローレベルに変化する。そして、タイ ミング信号 Ø 3 の立ち下がりに応答して、各ラッチ回路 6にはそれぞれのセンスアンプ13の出力がラッチされ るので、判定回路3-0内のラッチ回路4、5及び6に ラッチされた値はそれぞれ「0、0、1」となる。これ により、続いて発生するラッチ信号Lの立ち上がりに応 答して、ラッチ回路7には「1」がラッチされ、出力デ ータD0は「1」となる。同様に、判定回路3-1内の ラッチ回路4、5及び6にはそれぞれ「0、1、1」が ラッチされるので、出力データD1は「0」となり、判 定回路3-2内のラッチ回路4、5及び6にはそれぞれ 「1、1、1」がラッチされるので、出力データD2は 「1」となり、判定回路3-3内のラッチ回路4、5及 出力データD3は「0」となる。以上により、図4のN o. 2に示すとおり(1010)という出力データが得 られる。また、ラッチ信号Lの上記立ち上がりに応答し **て、内部アドレス信号はさらにインクリメントされχ1** のみが「1」となるので、アドレスデコーダ1はワード 線の選択をA1に変える。

【0033】以後は、CLK1が入力され続ける限り以上の動作を続け、図4のNo.3、No.4に示す出力データをCLK1の立ち下がりに応答して次々と出力することになる。

【0034】以上は、初期信号Iが発生しない場合、す

なわち入力されたアドレス信号の最下位ピットXが「0」である場合の動作であるが、これが「1」である場合には、初期信号Iの発生により1回目のラッチ信号Lが除去されるだけで、その他の動作は上述のものと全く同じである。つまり、1回目のラッチ信号Lが除去されることで、CLK1の1回目の立ち下がりに応答した出力がなくなり、CLK1の2回目以降の立ち下がりに応答してデータの出力が行われることになる。

【0035】以上説明したように、本実施例においても上記第1の実施例と同様、各セルに2アドレス分の出力値を格納させ出力ビット数と同数のセルを同時に選択することで出力データを得ているだけでなく、アドレスの最下位ビットが「1」である場合の出力値が、「0」である場合の出力値に基づいて生成されることを利用して連続アクセスを行っているので、最下位ビットが「0」に対応するデータを読み出すときにはワード線の電圧を1段階に設定するだけで良く、また「1」に対応するデータを読み出すときにはワード線の電圧を2段階に設定するだけで良いので、全体としてワード線の電圧を変化される回数は従来の半分となる。しかも、本実施例によるROM200で、外部機器と同期した高速な連続アクセスを行うことができる。

【0036】なお、第1及び第2の実施例においては、ともに4ビット出力の場合を例に説明したが、その他の場合、例えば8ビット出力や16ビット出力にも適用できることはいうまでもない。

【0037】さらに、セルも、2ビットの情報を格納するものを用いて説明したが、それ以上の場合、例えば4ビットの情報を格納するものであっても、各セルに4アドレス分の出力値を格納させ、出力ビット数と同数のセルを同時に選択することにより本発明を適用することができる。

#### [0038]

【発明の効果】以上説明したように、本発明では、mビットの情報を格納するセルを有するROMにおいて、各セルにmアドレス分の出力値を格納させるとともに出力ピット数と同数のセルを同時に選択しているので、読み

出し時においてワード線電圧を変化させる回数が少なく、したがって、高速な読み出しが行われる多値ROMが提供される。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例によるROM100の全体図である。

【図2】図1に示された判定回路3-0を詳細に示す図である。

【図3】ROM100の動作を示すタイミング図である。

【図4】各アドレス信号に対応するROM100の出力 データの一例を示す図である。

【図5】図1に示された各セルに設定された閾値の一例 を示す図である。

【図6】本発明の第2の実施例によるROM100の全体図である。

【図7】図6に示されたアドレスカウンタ21を詳細に 示す図である。

【図8】ROM100の動作を示すタイミング図である。


【図9】従来のROM300の全体図である。


【図10】ROM300において選択されたワード線の 電圧変化を示す図である。


# 【符号の説明】


1 ……アドレスデコーダ、 2,20 ……制御回路、 4~7,40……ラッチ回路、 3 ……判定回路、 8, 9……アンドゲート、 10……オアゲート、11,12……トランスファーゲート、13……センス 21……アドレスカウンタ、 22……クロ アンプ、 ック制御回路、 23……初期回路、 100,200 ·····ROM、 M······メモリセルトランジスタ、 …アドレス信号、 χ……内部アドレス信号、 Α..... ワード線、 DL……ディジット線、D……出力デー タ、 T……読み出しタイミング信号、 L……ラッチ 信号、S……選択信号、 φ1, φ2, φ3……タイミ I······初期信号、 CLK1, CLK2… ング信号、 …クロック

[图10] 9 色










|                   |             |                 | 0 ( | 10 | 1: | 00 |   |
|-------------------|-------------|-----------------|-----|----|----|----|---|
| No                | Xn X2 X1 X0 | 透択される<br>ワード旅   | DO  | D1 | D2 | ΩЗ |   |
| 1                 | 0 0 0 0     | A 0             | 0   | ſ  | 1  | 0  | i |
| 2                 | 0 0 0 1     | A 0             | 1   | 0  | 1  | 0  |   |
| 3                 | 0 0 1 0     | A 1             | 0   | 1  | 1  | 1  |   |
| 4                 | 0 0 1 1     | AI              | 0   | G  | 0  | 0  |   |
| • • •             | •           | •               |     |    | •  |    |   |
| 2™<br>-1          | 1 110       | A2 <sup>n</sup> | 1   | 0  | 0  | 0  |   |
| 2 <sup>71+1</sup> | 1 111       | A2 n            | O   | 1  | 0  | 0  |   |

[24] VII VT2 VT? VT0


【図5】


| メモリセル             | 閩植           |
|-------------------|--------------|
| M00               | VŢI          |
| MOI               | V T.2        |
| M02               | V <i>T</i> 3 |
| M0 3              | VT0          |
| MIO               | VTO          |
| MII               | V T 2        |
| M12               | VT2          |
| MI3               | VT2          |
| •                 | •            |
| M2 <sup>n</sup> 0 | VT2          |
| M2 <sup>n</sup> 1 | VTI          |
| M2 <sup>n</sup> 2 | VTO          |
| M2 <sup>n</sup> 3 | VTO          |

【図6】



【図8】





【図9】 作

